¿Cómo se generan los .BIT en el ISE de Xilinx?

[jepalza]

"poseso", que cómo se hace para que el ISE WEB de Xilinx genere los ficheros de extensión .BIT

Es que se me ha ocurrido la "feliz" idea de actualizar el ISE a la versión 2012 (tenía la 2010), y ahora no me genera los BIT que se envían a la FPGA.
En la vieja 2010 lo hacía solito, o al menos, yo no recuerdo si le hice algo o no, pero sé que los generaba el. En cambio, meto la nueva 2012, y ya no los hace. Me hace los BIN, pero esos no valen para grabar en la FPGA.

Si alguien lo sabe, me lo diga por favor. (Fijo que Mcleod_Ideafix lo sabe, pero alguno mas habrá en el foro)

[mcleod_ideafix]

Te hablo de memoria:

Cuando cargas un proyecto de Xilinx, es decir, doble clic en el fichero .XISE , debes ver a la izquierda una vista jerárquica de los componentes del proyecto. Uno de ellos aparece destacado sobre los demás: es el TLD (top level design).

Cuando haces clic en ese componente, aparece en otra ventana debajo una serie de acciones: Sintetizar, Place & Route, etc. Una de las acciones es "Generate program file".
Haciendo doble clic en esa acción empieza a ejecutarse toda la cadena de acciones que desemboca en la generación del BIT, esto es: se sintetiza, luego se mapea, luego se hace el place & route, y por último se genera el BIT.

[jepalza]

Justo acabo de encender el portátil para hacer unas pruebillas. Miro lo que me comentas a ver que tal.

Edito:
Tiene "usté" toda la razón. Se me escapaba ese menú. Ahora si lo genera.